FPGA IP 源码解密
Xilinx Vivado各版本（最新版本2023.1）加密的IP文件解密复原为Verilog或者VHDL源码
Modelsim可以编译仿真的vp加密文件均可以解密复原为Verilog或者VHDL源码
符合P1735格式保护的代码基本都可以解密还原源代码

Supported Altera binary:
    04 6B 13 ...
Supported Altera encrypted perl:
    ...
    use fuse;...

Supported Xilinx binary:
    XlxV15EB
 

Supported IEEE-1735 keys:
 Intel:
    Intel-FPGA-Quartus-RSA-1
 Xilinx:
    xilinx_2013_09
    Xilinx_RSA_Key

 Lattice:
    LSCC_RADIANT_1
    LSCC_RADIANT_2

 MicroSemi:
    MSC-IP-KEY-RSA

 NanoXplore:
    NX-IP-RSA-2

 Gowin:
    GoWin001

 Mentor Graphics:
    MGC-VERIF-SIM-RSA-1

 Aldec:
    ALDEC06_001

 Synopsys:
    Synplicity
    SYNP05_001

 Cadence:
    cds_rsa_key

 Atrenta:
    ATR-SG-RSA-1
 

仅供研究学习之用，严禁用于商业用途，后果自行负责。

微信号：lolaa1007